

20260612 艦長QA重點紀要

核心讀者：基金經理人、產業分析師 | 發布日期：2026年6月12日

文件概述： 本報告針對2026年6月12日舉行之大型演講問答（QA）環節進行深度內容摘要，旨在為機構投資人（Portfolio Managers）與科技產業分析師（Analysts）提供關鍵的供應鏈技術轉移、客戶動態及產能預估。本次QA核心聚焦於大客戶（Google等）超大型架構與AI晶片封裝設計的變更、晶片外掛光學元件（OEO/CPO）時程、各家ASIC與CPU晶片架構競爭、以及先進封裝（E-interconnect/CoWoS）的良率瓶頸與潛在商機。

一、AI架構與晶片外掛光學（CPO/OEO）時程

- **800G與超大型Scale-Out網路時程：** 業內高度關注的NVL76/76與下一代超大集群架構。明（2027）年搭載NVIDIA新平台的量產趨勢明確，且後（2028）年起將大幅擴展。
- **CPO / OEO（全光網路）切換節點：** 市場傳言CPO可能於2029年導入。艦長指出，若2029年將OEO封裝直接整合或大舉大宗導入GPU旁，確實符合全光網路發展進程。然而，短中期內（2028年左右），在 **48V Ready** 的電力架構下，由於高速訊號傳輸無法再使用傳統的PCB板，因此訊號從處理器拉出後，將全面走向光通訊或專屬高速連接結構。
- **Spectrum-6交換機與客戶動態：** Broadcom（博通）主導的Spectrum-6交換器方案預計於明（2027）年開始在大型雲端客戶（如Google）進行數萬台規模的初期量產與測試。

二、大客戶ASIC與主要Foundry/Service供應商競爭格局

1. Google TPU B9 / V9 與 V10 / B10 晶片佈局

- **TPU B9（現行架構）：** 目前核心由Marvell（美滿電子）提供Service。市場傳言Google意圖提升聯發科（MediaTek）的供貨比重以降低對博通（Broadcom）與美滿的依賴。艦長評論，將ASIC代工百分之百移轉為極為劇烈的供應鏈結構轉變，背後通常牽涉到非技術性的特定商業考量，而非僅為單純的分散供應商風險。
- **博通（Broadcom）的關鍵角色：** 博通並非毫無反制產品。其目前研發的八通道處理器方案（Sunfish Ultra），本質上是將兩顆晶片封裝在一起（業界稱為Whalefish）。目前該款晶片定位更偏向Anthropic等特定大模型客戶。若Google自研的TPU由聯發科主導，則外賣形式的Rack方案則預計繼續交由博通處理（因博通具備較完整的CPO、光通訊及網絡交換器Rack整合能力）。
- **TPU V10 / B10（下一代架構）：** 供應鏈目前觀察到，V10世代方案代號為Icefish，目前全數由聯發科（MediaTek）主導，此代產品線中暫未看到博通的產品身影。
- **博通的長線替代晶片（Mirage）：** 博通另有一顆代號為Mirage的TPU-like產品線，預計於2029年量產。不過此晶片目前的定位與市場接受度較為特殊，與Google的核心合作量能尚未放大，主要仍以Sunfish家族系列的光通訊Rack整合為大宗。

2. 美滿電子（Marvell）與其他周邊晶片商角色

- 美滿電子（Marvell）在Google TPU生態系中主要提供周邊搭配方案（如CXL Controller等），並預計在V10世代提供類似LPU（Language Processing Unit）的周邊晶片支持，而非主導TPU核心晶片。

三、先進封裝良率瓶頸、技術變革（E-interconnect vs CoWoS）

【核心投資爭點】客戶是否會因封裝瓶頸離開台積電？

艦長給予明確且強烈的投資指引：**絕對沒有任何主要客戶能真正離開台積電**。Google、博通等雲端或晶片大廠並非傳統半導體大廠，對半導體先進製程與封裝技術缺乏長期的底層信賴與自主研發根基。非台積電陣營（如Intel、Samsung）在先進製程與封裝的踩雷（技術故障）機率極高，大客戶在多次嘗試並遭遇挫折後，最終仍會回歸台積電先進封裝生態系。博通之前曾計畫將晶片全數轉往Intel代工，但最終受限於技術成熟度，仍須依賴台積電。

1. E-interconnect（Intel 方案）與良率挑戰

- 市場普遍關注大客戶下一代晶片因Die Size（晶粒尺寸）過大，導致傳統CoWoS封裝出現Warping（翹曲）問題。現行嘗試的解決方案包括將Carrier更換為玻璃材質（Glass Substrate），藉以提升平整度並降低翹曲率。
- Intel力推的E-interconnect封裝技術，雖然技術概念先進，但其最大的技術難點在於**Mix-Bump（混合凸塊）**製程。由於主晶片通常需要融合兩種不同Foundry（代工廠）的製程技術，必須同時在基板上處理Micro-Bump（微凸塊）與Standard-Bump（標準凸塊）。此類複雜凸塊製程在應力與焊接良率上面臨極大挑戰，目前仍處於研發與小規模測試階段。

2. 產能與良率的連鎖效應（對NVIDIA之利弊）

- 若大客戶的晶片因先進封裝良率無法突破而導致出貨延遲，這對**NVIDIA（輝達）**而言將是最大的利多。
- 由於NVIDIA目前在整個供應鏈中具備極強的產能綁定與控制力（包括在CoWoS產能、先進散熱、高頻寬記憶體HBM等周邊料件上皆已與一線供應商提早簽訂排他或優先供應協議），若美系雲端大廠自研ASIC受阻，市場AI算力需求將全數倒向NVIDIA方案。

四、CPU市場發展與CSP自主架構趨勢

- ARM 架構全面超越 X86 趨勢明確：**艦長預估，在超大型資料中心（Hyperscale Data Centers）中，ARM 架構CPU的市佔率在未來數年內將正式超越 **50%**，壓過傳統X86架構。Intel雖然開始為CSP代工伺服器處理器，但進度落後且難以逆轉大局。
- 四大CSP（雲端服務供應商）自主CPU佈局：**
 - Amazon：具備成熟度最高的Graviton系列處理器。
 - Google：全面推動自研Axion CPU。
 - Microsoft：推出自研Cobalt CPU。
 - Meta：與SocialNexus合作開發的自研CPU方案亦預計於今年（2026年）開始陸續開出規模。
- 第三方ARM處理器晶片商：**在四大CSP自研CPU之外，市場主要由NVIDIA的Grace CPU、博通、以及高通（Qualcomm）等業者積極搶進。ARM官方自行推出的微架構方案，由於商業模式限制，在資料中心CPU的直接市佔率反而不及上述晶片大廠。

五、電力與超高壓供電架構（800V）對機櫃設計的影響

- **800V 高壓供電的必然性：** 隨著AI機櫃總體功耗從過去的 **120kW** 一路上升至下一代架構的 **200kW+**，傳統的低壓高電流供電模式會面臨嚴重的線路損耗（ I^2R Loss）。因此，機櫃內部或資料中心端直接導入800V高壓供電架構，配合HD-VPC（高密度垂直供電）已成為產業必經之路。
- **HD-VPC 與 800V 導入時程：** 供應鏈原先預期，800V高壓系統與超高功率電力機櫃（HD-VPC）要到下一代更遙遠的架構才會全面普及。然而根據最新調研，大客戶與NVIDIA在最新的先進機櫃設計（如B200/ Ultra、甚至是後續的Rubin平台周邊）中，已提早將800V與高壓電力架構（如54V轉高壓等方案）列為積極導入項目。這將加速電源管理晶片（PMIC）、高壓MOSFET、及變壓元件供應鏈的產值提升。

【分析師參考】2026-2029 關鍵晶片及技術進程預估表

晶片 / 技術名稱	主導 / 服務供應商	預估量產時程	核心技術與供應鏈重點
Google TPU B9	Marvell / 博通	現行量產中	市場傳言Google意圖提升聯發科比重以分散風險。
Google TPU V10 (Icelfish)	聯發科 (MediaTek)	2027-2028	供應鏈觀察目前全數由聯發科主導，未見博通身影。
Broadcom Sunfish Ultra (Whalefish)	博通 (Broadcom)	2027-2028	雙晶片封裝架構，主打CPO與光通訊 Rack整合方案。
Broadcom Mirage TPU-like	博通 (Broadcom)	2029	長線替代方案，目前與Google核心合作量能尚未放大。
48V/800V 高壓供電架構	一線電源與機櫃組件廠	2027 提早加速	因應機櫃功耗達200kW+，提早於先進AI集群中導入。

本報告內容係根據2026年6月12日法說QA與產業調研編製，僅供機密投資評估參考。市場預估具不確定性，投資人應審慎評估供應鏈變動風險。